Micron Semiconductor GmBH
DRAM Design Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahren
München
Die KI-Suchmaschine für Jobs
RTL-to-Gate Level synthesis and timing constraint for MCU SoCs. Static Timing Analysis and clock tree implementation expertise required. Close collaboration with design front-end teams.
Noch nicht perfekt?
RTL-to-Gate Level synthesis and timing constraint for MCU SoCs. Static Timing Analysis and clock tree implementation expertise required. Close collaboration with design front-end teams.
NXP Semiconductors Germany GmbH
Branche
Engineering
Beschreibung
The company drives vehicle connectivity and energy efficiency, developing solutions for the vehicles of tomorrow.
Noch nicht perfekt?
Nejo ist eine KI – Ergebnisse können unvollständig sein oder Fehler enthalten