Beschreibung

In dieser Rolle bist du Teil des funktionalen Verifikationsteams und arbeitest an der Entwicklung hochwertiger Lösungen für Netzwerkchips. Dein Alltag umfasst die Erstellung von Verifikationsumgebungen, die enge Zusammenarbeit mit Designteams und die Sicherstellung einer termingerechten Produktfreigabe.

Anforderungen

• •B.Sc./M.Sc. in Elektrotechnik, Physik, Computer Engineering, Informationstechnik oder verwandtem Fachgebiet mit Schwerpunkt Hardware-Design
• •Mindestens 5 Jahre Berufserfahrung, einschließlich Praktika
• •Fundierte Kenntnisse in UVM SystemVerilog und SystemVerilog Assertions
• •Erfahrung mit Cadence XCELIUM und vManager von Vorteil
• •Kenntnisse in HDL-Programmierung sind ein Plus
• •Erfahrung mit Scriptsprachen wie Python, TCL oder Bash ist von Vorteil
• •Praktische Erfahrung mit Specman-e ist ein Plus
• •Ausgeprägte Hands-on-Mentalität sowie starke Problemlösungskompetenz
• •Sehr gute schriftliche und mündliche Englischkenntnisse erforderlich, Deutschkenntnisse von Vorteil

Aufgaben

• •UVM SystemVerilog Verifikationsumgebungen für NoC IP entwickeln und pflegen
• •IP- und Produktspezifikationen ausarbeiten und bearbeiten
• •Umfassende Functional Verification Pläne erstellen und umsetzen
• •Verifikations-Testbenches konzipieren, implementieren und kontinuierlich optimieren
• •Identifizierte Fehler analysieren und debuggen
• •Coverage Closure sicherstellen und tägliche Regression Runs überwachen
• •Eng mit dem digitalen Designteam und interdisziplinären Gruppen zusammenarbeiten

Tools & Technologien

Benefits