The Exploration Company
FPGA Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahren
München
Neuer Job?Nejo!
Die KI-Suchmaschine für Jobs
PLplanqc
FPGA Engineer(m/w/x)
Garching bei München
VollzeitVor OrtBerufserfahren
Nejo KI-Zusammenfassung
Designing SystemVerilog/Verilog modules for quantum control systems at a quantum computing startup. 3+ years FPGA development experience with timing closure expertise required. Focus on real-time distributed signal acquisition and generation.
Anforderungen
- 3+ years of FPGA development experience
- Bachelor’s or Master’s degree in Electrical Engineering or relevant field
- Proficiency in SystemVerilog, Verilog, or VHDL
- Experience with timing closure and static timing analysis
- Prior project experience in image/signal processing or control engineering
- Extensive knowledge of ARM AXI4, AXIStream, and AXI-Lite protocols
- Development of firmware on SoCs for ARM, RISC-V, or PC400 architectures
- Ability to work effectively with experimental physicists and engineers
- Controlling high-bandwidth (> 1 GSPS) ADC/DACs
- Rapid, high-fidelity camera acquisition and in-memory image processing
- Projects based on Xilinx SoC devices and toolchains: Vivado, Vitis/SDK
- Generation and management of embedded OS and BSP with Yocto or Petalinux
Aufgaben
- Design SystemVerilog/Verilog modules for quantum control systems
- Implement real-time distributed signal acquisition and generation with high-speed ADC/DAC
- Integrate vision interfaces such as CameraLink, CoaXpress, or DisplayPort/HDMI
- Create comprehensive testbenches and simulation modules using SystemVerilog/Verilog and/or Python (cocotb)
- Co-design memory-mapped firmware and software for PS-PL interfaces on SoCs
- Design robust clocking and trigger architectures for multi-board synchronization
Berufserfahrung
- 3 Jahre
Ausbildung
- Bachelor-AbschlussODER
- Master-Abschluss
Sprachen
- Englisch – verhandlungssicher
Tools & Technologien
- SystemVerilog
- Verilog
- VHDL
- ARM AXI4
- AXIStream
- AXI-Lite
- Vivado
- Vitis/SDK
- Yocto
- Petalinux
Die Originalanzeige dieses Stellenangebotes in der aktuellsten Version findest du hier. Nejo hat diesen Job automatisch von der Website des Unternehmens planqc erfasst und die Informationen auf Nejo mit Hilfe von KI für dich aufbereitet. Trotz sorgfältiger Analyse können einzelne Informationen unvollständig oder ungenau sein. Bitte prüfe immer alle Angaben in der Originalanzeige! Inhalte und Urheberrechte der Originalanzeige liegen beim ausschreibenden Unternehmen.
Noch nicht perfekt?
- planqc
(Senior) Quantum Software Engineer - Control System(m/w/x)
Vollzeitnur vor OrtBerufserfahrenGarching bei München, Ulm - AQT
Quantum Systems Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahrenMünchenab 46.807,32 / Jahr - IQM Quantum Computers
Senior/Staff Quantum Engineer, Readout & Reset(m/w/x)
Vollzeitnur vor OrtSeniorMünchen - IQM Quantum Computers
Quantum Error Correction Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahrenMünchen
PLplanqc
FPGA Engineer(m/w/x)
Garching bei München
VollzeitVor OrtBerufserfahren
Nejo KI-Zusammenfassung
Designing SystemVerilog/Verilog modules for quantum control systems at a quantum computing startup. 3+ years FPGA development experience with timing closure expertise required. Focus on real-time distributed signal acquisition and generation.
Anforderungen
- 3+ years of FPGA development experience
- Bachelor’s or Master’s degree in Electrical Engineering or relevant field
- Proficiency in SystemVerilog, Verilog, or VHDL
- Experience with timing closure and static timing analysis
- Prior project experience in image/signal processing or control engineering
- Extensive knowledge of ARM AXI4, AXIStream, and AXI-Lite protocols
- Development of firmware on SoCs for ARM, RISC-V, or PC400 architectures
- Ability to work effectively with experimental physicists and engineers
- Controlling high-bandwidth (> 1 GSPS) ADC/DACs
- Rapid, high-fidelity camera acquisition and in-memory image processing
- Projects based on Xilinx SoC devices and toolchains: Vivado, Vitis/SDK
- Generation and management of embedded OS and BSP with Yocto or Petalinux
Aufgaben
- Design SystemVerilog/Verilog modules for quantum control systems
- Implement real-time distributed signal acquisition and generation with high-speed ADC/DAC
- Integrate vision interfaces such as CameraLink, CoaXpress, or DisplayPort/HDMI
- Create comprehensive testbenches and simulation modules using SystemVerilog/Verilog and/or Python (cocotb)
- Co-design memory-mapped firmware and software for PS-PL interfaces on SoCs
- Design robust clocking and trigger architectures for multi-board synchronization
Berufserfahrung
- 3 Jahre
Ausbildung
- Bachelor-AbschlussODER
- Master-Abschluss
Sprachen
- Englisch – verhandlungssicher
Tools & Technologien
- SystemVerilog
- Verilog
- VHDL
- ARM AXI4
- AXIStream
- AXI-Lite
- Vivado
- Vitis/SDK
- Yocto
- Petalinux
Die Originalanzeige dieses Stellenangebotes in der aktuellsten Version findest du hier. Nejo hat diesen Job automatisch von der Website des Unternehmens planqc erfasst und die Informationen auf Nejo mit Hilfe von KI für dich aufbereitet. Trotz sorgfältiger Analyse können einzelne Informationen unvollständig oder ungenau sein. Bitte prüfe immer alle Angaben in der Originalanzeige! Inhalte und Urheberrechte der Originalanzeige liegen beim ausschreibenden Unternehmen.
Über das Unternehmen
planqc
Branche
IT
Beschreibung
The company is a pioneering quantum computing startup specializing in developing highly scalable neutral-atom quantum computers.
Noch nicht perfekt?
- The Exploration Company
FPGA Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahrenMünchen - planqc
(Senior) Quantum Software Engineer - Control System(m/w/x)
Vollzeitnur vor OrtBerufserfahrenGarching bei München, Ulm - AQT
Quantum Systems Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahrenMünchenab 46.807,32 / Jahr - IQM Quantum Computers
Senior/Staff Quantum Engineer, Readout & Reset(m/w/x)
Vollzeitnur vor OrtSeniorMünchen - IQM Quantum Computers
Quantum Error Correction Engineer(m/w/x)
Vollzeitnur vor OrtBerufserfahrenMünchen